

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2004-311788

(43)Date of publication of application : 04.11.2004

(51)Int.Cl.

H01L 21/56
H01L 21/60
H01L 23/12
H01L 23/28
H01L 23/29
H01L 23/31

(21)Application number : 2003-104553

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 08.04.2003


(72)Inventor : YAMAMOTO YOSHIYUKI
NAKATANI SEIICHI
KOJIMA TOSHIYUKI

(54) SHEET MODULE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a high density semiconductor built-in module having a felexible performance with an identical material used for an underfill and an insulating layer of the semiconductor, and to provide a method for manufacturing it.

SOLUTION: The semiconductor built-in module has an electrically insulating layer (101) comprising a mixture of an inorganic filler and a resin, an interconnection carrier layer having at least an interonnection pattern (102) on one side of the layer (101), an interconnection pattern layer (103) on the other side, an inner via hole (104) for mutually connecting between the pattern (102) and the pattern (103), and a semiconductor (105) embedded in the electrically insulating layer. The external electrode of the semiconductor (105) is connected to the pattern (102) through a projecting electrode (106), an electrically insulating material existing between the external electrode surface of the semiconductor (105) and the interconnection carrier comprises the same material as the electrically insulating layer, and the pattern layer (103) on the layer (101) and the other side of the layer (101) forms approximately identical surface.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-311788

(P2004-311788A)

(43) 公開日 平成16年11月4日(2004.11.4)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
H01L 21/56	H01L 21/56 R	4M109
H01L 21/60	H01L 21/60 311S	5F044
H01L 23/12	H01L 23/12 501T	5F061
H01L 23/28	H01L 23/28 T	
H01L 23/29	H01L 23/28 Z	

審査請求 未請求 請求項の数 32 O L (全 26 頁) 最終頁に続く

(21) 出願番号	特願2003-104553 (P2003-104553)	(71) 出願人	000005821
(22) 出願日	平成15年4月8日(2003.4.8)		松下電器産業株式会社
			大阪府門真市大字門真1006番地
		(74) 代理人	110000040
			特許業務法人池内・佐藤アンドパートナーズ
		(72) 発明者	山本 義之
			大阪府門真市大字門真1006番地 松下電器産業株式会社内
		(72) 発明者	中谷 誠一
			大阪府門真市大字門真1006番地 松下電器産業株式会社内
		(72) 発明者	小島 俊之
			大阪府門真市大字門真1006番地 松下電器産業株式会社内

最終頁に続く


(54) 【発明の名称】 シート状モジュールとその製造方法

(57) 【要約】

【課題】 半導体のアンダーフィルと絶縁層を同一材料とすることで高密度でフレキシブル性を有する半導体内蔵モジュール及びその製造方法を提供する。

【解決手段】 無機フィラーと樹脂の混合物からなる電気絶縁層(101)と、電気絶縁層(101)の片面に少なくとも配線パターン(102)を有する配線キャリア層と、他方面に配線パターン層(103)を有し、配線パターン(102)と配線パターン(103)間を相互に接続するインナービア(104)と、電気絶縁層内部に埋め込まれた半導体(105)とを備え、半導体(105)の外部電極が配線パターン(102)と突起電極(106)を介して電気接続し、かつ半導体(105)の外部電極面と配線キャリア間に存在する電気絶縁材料が、電気絶縁層と同一の材料よりなり、電気絶縁層(101)及び電気絶縁層の他方面の配線パターン層(103)とが略同一面を形成している。

【選択図】 図1



【特許請求の範囲】

【請求項1】

無機フィラーと樹脂の混合物を含む電気絶縁層と、
 前記電気絶縁層の片面に少なくとも配線パターンを有する配線キャリア層と、
 前記電気絶縁層の他方面に配線パターン層を備え、
 前記配線キャリア層の配線パターンと前記他方面の配線パターン間を相互に接続するインタービアと、
 前記電気絶縁層内部に埋め込まれた半導体を含むシート状モジュールであって、
 前記半導体の外部電極が前記配線キャリアの配線パターンと突起電極を介して電気接続し

10

前記半導体の外部電極面と前記配線キャリア間に存在する電気絶縁材料が、前記電気絶縁層と同一の材料であり、
 前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層とが略同一面を形成していることを特徴とするシート状モジュール。

【請求項2】

前記シート状モジュールが、複数層積層されている請求項1に記載のシート状モジュール。

【請求項3】

前記配線キャリアが、電気絶縁層と2層以上の配線層を有する多層基板である請求項1に記載のシート状モジュール。

20

【請求項4】

前記配線キャリア層が、支持体の表面に形成されている請求項1に記載のシート状モジュール。

【請求項5】

前記配線キャリアの電気絶縁層が、補強材と熱硬化樹脂からなる請求項3に記載のシート状モジュール。

【請求項6】

前記配線キャリアの電気絶縁層が、熱可塑性樹脂からなるフィルム状基材である請求項3に記載のシート状モジュール。

【請求項7】

前記熱硬化樹脂が、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つである請求項5に記載のシート状モジュール。

30

【請求項8】

前記フィルム状基材が、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂から選ばれる少なくとも一つである請求項6に記載のシート状モジュール。

【請求項9】

前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層と、前記半導体の外部電極面と反対の面とが略同一面を形成している請求項1に記載のシート状モジュール。

40

【請求項10】

前記シート状モジュールに埋め込まれた前記半導体の厚みに対し、前記無機フィラーと樹脂の混合物からなる電気絶縁層の厚みが1.5倍以下であり、前記配線キャリアを含めた総厚みが200 μ m以下で、かつ可撓性を有する請求項1に記載のシート状モジュール。

【請求項11】

前記無機フィラーと樹脂の混合物からなる電気絶縁層の樹脂が、熱硬化性樹脂である請求項1に記載のシート状モジュール。

【請求項12】

前記無機フィラーが、 SiO_2 、 Al_2O_3 、 MgO 、 TiO_2 、 BN 、 AlN 及び Si

50

、N₄から選ばれる少なくとも一つである請求項1に記載のシート状モジュール。

【請求項13】

前記熱硬化樹脂が、エポキシ樹脂、ポリイミド、ポリフェニレンエーテル、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つである請求項10に記載のシート状モジュール。

【請求項14】

前記インナービアが、金属メッキである請求項1に記載のシート状モジュール。

【請求項15】

前記インナービアが、導電性樹脂組成物である請求項1に記載のシート状モジュール。

【請求項16】

前記シート状モジュールの無機フィラーと樹脂の混合物からなる電気絶縁層に、さらに受動部品が内蔵された請求項1に記載のシート状モジュール。

【請求項17】

前記受動部品がチップ部品である請求項15に記載のシート状モジュール。

【請求項18】

前記受動部品が前記配線層のパターン間に形成された膜状受動部品である請求項15に記載のシート状モジュール。

【請求項19】

膜状受動部品が、薄膜もしくは無機フィラーと熱硬化樹脂の混合物よりなる抵抗、コンデンサ及びインダクタから選ばれた少なくとも一つである請求項18に記載のシート状モジュール。

【請求項20】

無機フィラーと樹脂の混合物をシート状に加工し、
前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、
前記貫通孔に導電性樹脂組成物を充填し、
離型フィルムの片面に配線パターンを形成し、
半導体の外部電極上に導電性の突起物を形成し、
配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、
前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、
前記半導体を重ねたシート状物に銅箔を重ね、
前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、
加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、
前記銅箔を加工して配線パターンを形成することを含むシート状モジュールの製造方法。

【請求項21】

無機フィラーと樹脂の混合物をシート状加工し、
前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、
前記貫通孔に導電性樹脂組成物を充填し、
離型フィルムの片面に配線パターンを形成し、
半導体の外部電極上に導電性の突起物を形成し、
配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、
前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、
前記半導体を重ねたシート状物に前記離型フィルム上に配線パターンを有する前記離型フィルムの配線パターンを内側にして位置合わせして重ね、
前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、

加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、前記離型フィルムを剥離することを含むシート状モジュールの製造方法。

【請求項 22】

前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填することに代えて、加熱硬化の後、貫通孔を形成し、銅メッキによってスルーホールとする請求項 20 または 21 に記載のシート状モジュールの製造方法。

【請求項 23】

配線パターンを有する配線キャリア層に代えて銅箔と前記シート状物を位置合わせして重ね、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を実装するに際し、半導体を銅箔に実装し、加熱硬化後に前記銅箔を加工して配線パターンを形成する請求項 20 ～ 22 のいずれかに記載のモジュールの製造方法。 10

【請求項 24】

前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、及び前記半導体を重ねたシート状物に銅箔を重ねる際、前記半導体の外部電極と反対の面を銅箔に固定し、前記半導体を固定した前記銅箔を前記シート状物に位置合わせして重ねる請求項 20 または 21 に記載のシート状モジュールの製造方法。

【請求項 25】

前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、前記半導体を重ねたシート状物に前記離型フィルム上に配線パターンを有する前記離型フィルムの配線パターンを内側にして位置合わせして重ねる際、前記半導体の外部電極と反対の面を前記離型フィルムに固定し、前記半導体を固定した前記離型フィルムを前記シート状物に位置合わせして重ねる請求項 20 または 21 に記載のシート状モジュールの製造方法。 20

【請求項 26】

前記半導体の外部電極と反対の面を前記離型フィルムに固定を接着剤によって行い、前記離型フィルムを剥離する際において前記接着剤を前記半導体と一体となって剥離する請求項 24 に記載のシート状モジュールの製造方法。

【請求項 27】

前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程が、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程の後に行う請求項 20 ～ 22 のいずれかに記載のシート状モジュールの製造方法。 30

【請求項 28】

前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程と、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させる工程とが、加熱加圧することで同時に行われる請求項 20 ～ 22 のいずれかに記載のシート状モジュールの製造方法。

【請求項 29】

配線パターンを有する配線キャリア層が多層基基板である請求項 20 ～ 22 のいずれかに記載のシート状モジュールの製造方法。 40

【請求項 30】

半導体の外部電極上に導電性の突起物が金パンプである請求項 20 ～ 28 のいずれかに記載のシート状モジュールの製造方法。

【請求項 31】

加熱加圧する温度が 150 ～ 260℃ の範囲である請求項 20 ～ 28 のいずれかに記載のシート状モジュールの製造方法。

【請求項 32】

加熱加圧する圧力が 10 ～ 200 kg/cm² の範囲である請求項 20 ～ 28 のいずれかに記載のシート状モジュールの製造方法。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は、高密度なモジュールの実現が可能であり、かつフレキシブル性を有する半導体内蔵モジュール及びその製造方法に関する。

【 0 0 0 2 】

【従来の技術】

近年、電子機器の小型化、高機能化に伴い、半導体の高密度、高機能化が一層叫ばれている。これによりそれらを実装するため回路基板もまた小型高密度なものが望まれている。これらの要求に対し、高密度実装を実現する手段として、LSI間や部品間の電気配線を最短距離で接続できる基板の層間の電気接続方式であるインナービアホール接続法が、最も回路の高密度配線化が図れることから各方面で開発が進められている。しかしながらこれらの方法によっても、2次元的に部品を高密度に実装することは限界に近づきつつある。

【 0 0 0 3 】

またこれらのインナービア構造の高密度実装基板は、樹脂系の材料で構成されるため、熱伝導度が低く、部品実装が高密度になればなる程部品からの発生する熱を放熱させることは困難となる。2000年の予測では、CPUのクロック周波数が1GHz程度になるといわれており、またその機能の高度化とあいまってCPUの消費電力も1チップ当たり100～150Wに達しようとする予測もある。また高速化、高密度化に伴いノイズの影響も避けて通れなくなりつつある。従って回路基板は高密度、高機能に加え、対ノイズ、放熱性に加え部品を内蔵した3次元実装形態のモジュールの出現が期待されている。

【 0 0 0 4 】

このような要求に対し、多層セラミック基板を応用し内部にコンデンサや抵抗体を形成したモジュールが提案されている。このようなセラミック多層基板では、基板材料と同時焼成可能な高誘電体材料をシート状に加工し、内部に挟み込んで焼成することで得られるが、異種の材料を同時焼成する場合、焼結タイミングのずれや、焼結時の収縮率の違いにより、焼成後そりが生じたり内部の配線に剥離が生じたりすることがあり、精密な焼成条件のコントロールが必要である。またセラミック基板による部品内蔵は、先に示した通り同時焼成が基本であるため、コンデンサや抵抗体などは形成できるが、シリコンなどの半導体を同時焼成することは不可能であり内蔵することはできない。

【 0 0 0 5 】

一方、低温で半導体などの能動部品やコンデンサ、抵抗などの受動部品を内蔵させた回路基板の提案がなされている。下記特許文献1～2には、プリント基板材に形成された銅配線に電子部品を搭載し、更にその上に樹脂で一面に被覆して埋め込み層を形成し、さらに接着剤で複数層接着する方法が記載されており、また下記特許文献3には貫通のスルーホール内に誘電体などの材料を埋設し、表面電極を形成してコンデンサや抵抗を内蔵する方法が記載されている。

【 0 0 0 6 】

また、下記特許文献4には、インナービア構成で半導体やコンデンサなどを内蔵させる方法が記載されている。

【 0 0 0 7 】

【特許文献1】

特開平03-69191号公報

【 0 0 0 8 】

【特許文献2】

特開平11-103147号公報

【 0 0 0 9 】

【特許文献3】

特開平09-214092号公報

【 0 0 1 0 】

【特許文献 4】

特開平 11-220262 号公報

【0011】

【発明が解決しようとする課題】

しかし、上記の場合においてもあらかじめ半導体を実装しておく必要があるため半導体周囲には封止樹脂が存在する。そのため、上記半導体内蔵基板において半導体の近くにビアを形成することが困難である。

【0012】

本発明は、前記従来の問題を解決するため、高密度なモジュールの実現が可能であり、かつフレキシブル性を有する半導体内蔵モジュール及びその製造方法を提供することを目的とする。

【0013】

【課題を解決するための手段】

前記目的を達成するため、本発明のシート状モジュールは、無機フィラーと樹脂の混合物を含む電気絶縁層と、前記電気絶縁層の片面に少なくとも配線パターンを有する配線キャリア層と、前記電気絶縁層の他方面に配線パターン層を備え、前記配線キャリア層の配線パターンと前記他方面の配線パターン間を相互に接続するインナービアと、前記電気絶縁層内部に埋め込まれた半導体を含むシート状モジュールであって、前記半導体の外部電極が前記配線キャリアの配線パターンと突起電極を介して電気接続し、前記半導体の外部電極面と前記配線キャリア間に存在する電気絶縁材料が、前記電気絶縁層と同一の材料であり、前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層とが略同一面を形成していることを特徴とする。

【0014】

本発明のシート状モジュール第2番目の製造方法は、無機フィラーと樹脂の混合物をシート状に加工し、前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填し、離型フィルムの片面に配線パターンを形成し、半導体の外部電極上に導電性の突起物を形成し、配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、前記半導体を重ねたシート状物に銅箔を重ね、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、前記銅箔を加工して配線パターンを形成することを含むことを特徴とする。

【0015】

本発明のシート状モジュール第2番目の製造方法は、無機フィラーと樹脂の混合物をシート状加工し、前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填し、離型フィルムの片面に配線パターンを形成し、半導体の外部電極上に導電性の突起物を形成し、配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、前記半導体を重ねたシート状物に前記離型フィルム上に配線パターンを有する前記離型フィルムの配線パターンを内側にして位置合わせして重ね、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、前記離型フィルムを剥離することを含むことを特徴とする。

【0016】

【発明の実施の形態】

本発明のシート状モジュールは、半導体の外部電極が配線キャリアの配線パターンと突起電極を介して電気接続し、半導体の外部電極面と配線キャリア間に存在する電気絶縁材料

が、電気絶縁層と同一の材料であり、電気絶縁層及び電気絶縁層の他方面の配線パターン層とが略同一面を形成していることにより、半導体近傍にビアを形成することができ、高密度なシート状モジュールを形成できる。

【0017】

また、本構造の電気絶縁層を複数層有する多層シート状モジュールとすることでより高密度に半導体を実装したモジュールを実現できる。

【0018】

また、前記配線層は支持体の表面に形成されていてもよい。支持体を剥離することにより、配線基板等を実装可能なパッケージが得られる。また、露出した配線パターン上に他の電気素子などが実装できる。この場合において、前記支持体有機フィルム又は金属箔からなることが望ましい。また、配線キャリアが電気絶縁層と2層以上の配線層を有することで、多層の半導体内蔵モジュールが可能である。また前記構成においては、配線キャリアの電気絶縁層として補強材と熱硬化樹脂を用いることとで、この機械的強度を有するモジュールを実現できる。

【0019】

配線キャリアの電気絶縁層として、熱可塑性樹脂からなるフィルム状基材を用いることで、フレキシブル性を有する多層配線構造のモジュールを実現できる。前記配線キャリアの電気絶縁層の補強材と熱硬化樹脂で構成された電気絶縁層の熱硬化樹脂が、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つであることが望ましい。耐熱性や電気絶縁性に優れるからである。前記配線キャリアの電気絶縁層の熱可塑性樹脂からなるフィルム状基材が、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサ이드樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂から選ばれる少なくとも一つであることが望ましい。

【0020】

また前記構成において、前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層と前記半導体の外部電極面と反対の面とが略同一面を形成することが望ましい。これにより前記電気絶縁層の厚みが半導体の厚み程度のモジュールを実現できる。また前記に加え、半導体表面を露出させることでモジュール表面の半導体を直接冷却可能な放熱性の優れた半導体内蔵モジュールを実現できる。

【0021】

また前記構成において、前記無機フィラーと樹脂の混合物からなる電気絶縁層の厚みが1.5倍以下であり、前記配線キャリアを含めた総厚みが200 μ m以下で、かつ可トウ性を有することを特徴とすることが望ましい。これによってフレキシブル性を持ったモジュールを実現できる。

【0022】

前記無機フィラーと樹脂の混合物からなる電気絶縁層の樹脂に、熱硬化性樹脂を用いることで、前記に加え前記半導体が熱硬化樹脂で封止されていて機械的強度を有するモジュールを実現できる

また前記構成において、前記無機フィラーが、 SiO_2 、 Al_2O_3 、 MgO 、 TiO_2 、 BN 、 AlN 及び Si_3N_4 から選ばれる少なくとも一つであることが望ましい。種々の性能を発揮させることができるからである。即ち、 Al_2O_3 、 TiO_2 、 BN 、 AlN を用いた場合、熱伝導性に優れたモジュールとなる。また、 MgO では、熱伝導が良好になりかつ熱膨張係数を大きくすることができる。さらに SiO_2 （特に非結晶 SiO_2 ）であれば、熱膨張係数が小さく、軽く、また誘電率の小さいモジュールとすることができる。

【0023】

また前記構成において、前記インナービアを金属メッキとすることで、既存のメッキプロセスを利用してビア形成と同時に前記絶縁体表面に薄い配線層を形成できる。

【0024】

前記インナービアを導電性樹脂組成物とすることで、多層高密度ビアがインナービア構造で形成できる。これによって薄くきわめて高密度なモジュールが実現できる。

【 0 0 2 5 】

また上記に加えて記載のシート状モジュールの無機フィラーと樹脂の混合物からなる電気絶縁層に、更に受動部品を内蔵することで、多様なモジュールを作製できる。

【 0 0 2 6 】

さらに、前記受動部品として既存のチップ部品を内蔵することで容易に特性の安定したモジュールが実現できる。

【 0 0 2 7 】

あるいは、前記受動部品が前記配線層のパターン間に形成された膜状受動部品であること10
で薄型モジュールの実現が可能である。この場合において、膜状受動部品が、薄膜もしくは無機フィラーと熱硬化樹脂の混合物よりなる抵抗、コンデンサ、インダクタからなるものが望ましい。薄膜では優れた性能の受動部品が得られるからである。また、フィラーと熱硬化性樹脂の混合物よりなる受動部品は、製造が容易で信頼性も高い。

【 0 0 2 8 】

本発明の第1～2番目の製造方法によれば、簡易な工法でシート状モジュールを形成できる。また離型フィルムに配線パターンを形成したものを使用するので、エッチング後の湿式処理が不要となり、より工程を簡略化できる。

【 0 0 2 9 】

前記構成においては、前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前20
記貫通孔に導電性樹脂組成物を充填する工程とに代えて、加熱硬化の後、貫通孔を形成し、銅メッキによってスルーホールとすることが望ましい。従来のスルーホール技術をそのまま利用することができるので、工業上極めて有効である。

【 0 0 3 0 】

前記製造方法において、配線パターンを有する配線キャリア層に積層して半導体を実装したが、銅箔を積層して絶縁層の加熱硬化後に前記銅箔を加工して配線パターンを形成して配線パターンを形成することの特徴とする。この方法により、簡易な工法でシート状モジュールを形成できる。

【 0 0 3 1 】

前記製造方法において、前記シート状物に前記導電性の突起物を形成した半導体の外部電30
極側を内側にして位置合わせして重ねる工程と前記半導体を重ねたシート状物に銅箔を重ねる工程とが、前記半導体の外部電極と反対の面を銅箔に固定する工程と前記半導体を固定した前記銅箔を前記シート状物に位置合わせして重ねる工程であることを特徴とする。この方法により、半導体内蔵と前記シート状物の硬化を同時にでき、簡易な工法でシート状モジュールを形成できる。

【 0 0 3 2 】

前記製造方法において、前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ねる工程と前記半導体を重ねたシート状物に銅箔を重ねる工程とが、前記半導体の外部電極と反対の面を銅箔に固定する工程と前記半導体を固定した前記銅箔を前記シート状物に位置合わせして重ねる工程であることを特徴とする。40
この方法により半導体内蔵と前記シート状物の硬化を同時にでき、簡易な工法でシート状モジュールを形成できる。

【 0 0 3 3 】

前記製造方法において、前記半導体の外部電極と反対の面を前記離型フィルムに固定が接着剤によって行われ、前記離型フィルムを剥離する工程において前記接着剤が前記半導体と一体となって剥離されることを特徴とする。この方法によって一括して位置合わせして積層できるので、簡易な工法でシート状モジュールを形成できる。

【 0 0 3 4 】

前記製造方法において、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程が、前記半導体を前記シート状物に50

埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程の後であることを特徴とする。この方法によって一括して位置合わせして積層できるので、簡易な工法でシート状モジュールを形成できる。

【 0 0 3 5 】

前記製造方法において、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程と、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させる工程とが、加熱加圧することで同時に行われることを特徴とする。これによって簡易な工法でシート状モジュールを形成できる。

【 0 0 3 6 】

前記構成において、前記配線パターンを有する配線キャリア層として基板を用いることができる。これによって容易に多層の半導体内蔵モジュールを形成できる。

【 0 0 3 7 】

また前記構成において、半導体の外部電極上に導電性の突起物が金バンプであることが望ましい。

【 0 0 3 8 】

また前記構成において、加熱加圧する温度が $150 \sim 260^{\circ}\text{C}$ の範囲であることが望ましい。

【 0 0 3 9 】

また前記構成において、加熱加圧する圧力が $10 \sim 200 \text{ Kg/cm}^2$ の範囲であることが望ましい。

【 0 0 4 0 】

以下、図面を参照して、本発明の実施形態の一例について解説する。

【 0 0 4 1 】

(実施の形態 1)

この実施の形態 1 は、本発明のシート状モジュールの一例であり、図 1 はこの実施形態の半導体内蔵シート状モジュールの断面図である。この実施形態の半導体内蔵シート状モジュールは、電気絶縁層 101 と、電気絶縁層 101 の片面に少なくとも形成された配線層 102 と、電気絶縁層 101 の他方面に配線パターン層 103 を有し、配線キャリア層として配線層 102 と配線パターン層 103 を電気的に接続するインナービア 104 と、電気絶縁層 101 の内部に配置された半導体 105 を含み、配線層 102 と半導体 105 との接続は、突起電極 106 を介して接続されており、配線層 102 と半導体 105 間に存在する電気材料が、電気絶縁層 101 と同一の材料よりなる。電気絶縁層 101 は、無機フィラーと樹脂とを含む混合物からなる。無機フィラーには、たとえば、 Al_2O_3 、 MgO 、 BN 、 AlN 又は SiO_2 などを用いることができる。無機フィラーは、混合物に対して 70 重量% から 95 重量% であることが好ましい。無機フィラーの平均粒子径は、 $0.1 \mu\text{m} \sim 20 \mu\text{m}$ 以下であることが好ましい。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂又はシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。なお、混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。

【 0 0 4 2 】

配線層 102 及び配線パターン層 103 は、電気導電性を有する物質からなり、たとえば、銅箔や導電性樹脂組成物からなる。配線パターンとして銅箔を用いる場合、たとえば、電解メッキにより作製された厚さ $18 \mu\text{m} \sim 35 \mu\text{m}$ 程度の銅箔が使用できる。銅箔は、電気絶縁層 101 との接着性を向上させるため、電気絶縁層 101 と接触する面を粗化することが望ましい。また、銅箔には、接着性及び耐酸化性向上のため、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛又はニッケルをメッキしたものを使用してもよい。また、配線層 102 及び配線パターン層 103 には、エッチング法又は打ち抜き法で形成された金属板のリードフレームを用いてもよい。以後、配線キャリア表面の配線層及び配線パターン層をまとめる場合は、「配線パターン」と表記する。

【 0 0 4 3 】

インナービア 104 は、たとえば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅又はニッケルなどを用いることができる。金、銀、銅又はニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂又はシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。

【 0 0 4 4 】

半導体 105 は、たとえば、トランジスタ、IC、LSI などの素子が用いられる。半導体素子は、半導体ベアチップであってもよい。

【 0 0 4 5 】

図 1 に示したシート状モジュールでは、配線層と 102 と配線パターン層 103 とが、電気絶縁層 101 の貫通孔に充填されたインナービア 104 によって接続される。したがって、図 1 に示したシート状モジュールでは、高密度に回路部品 103 を実装することができる。

【 0 0 4 6 】

また、本発明のシート状モジュールでは、電気絶縁層 101 に含まれる無機フィラーによって回路部品で発生した熱が速やかに伝導される。したがって、信頼性の高いシート状モジュールが得られる。

20

【 0 0 4 7 】

また、図 1 に示したシート状モジュールでは、電気絶縁層 101 に用いる無機フィラーを選択することによって、電気絶縁層 101 の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。電気絶縁層 101 の線膨張係数を半導体素子と略等しくすると、温度変化によるクラックの発生等を防止することができるため、信頼性の高いシート状モジュールが得られる。電気絶縁層 101 の熱伝導性を向上させると、高密度で回路部品を実装した場合にも、信頼性の高いシート状モジュールが得られる。電気絶縁層 101 の誘電率を低くすることによって、誘電損失の少ない高周波回路用モジュールが得られる。

【 0 0 4 8 】

また、図 1 に示したシート状モジュールでは、半導体 105 の背面が電気絶縁層 101 と略同一平面を形成していて、半導体 105 の背面が露出しているため、半導体を直接冷却可能である。

30

【 0 0 4 9 】

また、本発明のシート状モジュールは、電気絶縁層 101 の材料として、無機フィラーと樹脂との混合物を用いているため、セラミック基板と異なり、高温で焼成する必要がなく製造が容易である。

【 0 0 5 0 】

なお、図 1 に示したシート状モジュールでは、配線層 102 及び配線パターン層 103 は電気絶縁層 101 に埋設されている場合を示したが、配線層 102 及び配線パターン層 103 が電気絶縁層 101 に埋設されていなくもよい（図 5 (h)）。

40

【 0 0 5 1 】

また、図 1 に示したシート状モジュールでは配線層 102 及び配線パターン層 103 上に回路部品が実装されていない場合を示したが、キャリア層 102 及び配線パターン層 103 上の回路部品を内蔵してもよい（以下の実施形態において同様である）。

【 0 0 5 2 】

配線層 102 及び配線パターン層 103 上に回路部品を実装することによって、さらに高密度に回路部品を実装できる。

【 0 0 5 3 】

（実施の形態 2）

この実施の形態 2 は、本発明のシート状モジュールの一例であり、図 2 はこの実施形態の

50

半導体内蔵シート状モジュールの断面図である。

【 0 0 5 4 】

同図において、実施の形態 1 と同一名称の要素は、実施の形態 1 と同様の構成である。実施の形態 2 に示したシート状モジュールでは、実施の形態 1 のシート状モジュールに対して半導体 2 0 5 の背面が電気絶縁層 2 0 1 に内蔵されている。

【 0 0 5 5 】

(実施の形態 3)

この実施の形態 3 は、本発明のシート状モジュールの一例であり、図 3 はこの実施形態の半導体内蔵シート状モジュールの断面図である。

【 0 0 5 6 】

同図において、実施の形態 1 と同一名称の要素は、実施の形態 1 と同様の構成である。

【 0 0 5 7 】

実施の形態 3 に示したシート状モジュールでは、実施の形態 1 のシート状モジュールに対して配線キャリア層として配線層 1 0 2 のみであったものが表層に配線層 3 0 2 を有する多層基板 3 0 7 となっている。

【 0 0 5 8 】

多層基板としてはガラスエポキシ基板といった樹脂基板、セラミック基板又はフレキシ基板といった従来の多層基板を用いることができる。

【 0 0 5 9 】

(実施形態 4)

この実施の形態 4 は、本発明のシート状モジュールの一例であり、図 4 はこの実施形態の半導体内蔵シート状モジュールの断面図である。

【 0 0 6 0 】

同図において、実施の形態 3 と同一名称の要素は、実施の形態 3 と同様の構成である。

【 0 0 6 1 】

実施の形態 4 に示したシート状モジュールでは、実施の形態 4 のシート状モジュールに対してインナービアに代えてスルーホール 4 0 4 を有する。なお、本実施の形態では配線キャリア層として多層基板 4 0 7 を用いる場合を示しているが、実施の形態 1 と同様にキャリア層が配線層のみの形態でも可能である。

【 0 0 6 2 】

(実施形態 5)

この実施形態 5 では、図 1 に示したシート状モジュールの製造方法の一実施形態を説明する。実施形態 5 で用いられる材料及び半導体は、実施形態 1 で説明したものである。

【 0 0 6 3 】

図 5 (a) ~ (h) はシート状モジュールの製造工程の一実施形態を示す断面図である。まず、図 5 (a) に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物 5 0 1 を形成する。板状の混合物 5 0 1 は、無機フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成することができる。板状の混合物 5 0 1 を、熱硬化性樹脂の硬化温度より低い温度で熱処理をしてもよい。熱処理をすることによって、混合物 5 0 1 の可撓性を維持しながら粘着性を除去することができるため、その後の処理が容易になる。また、溶剤によって熱硬化性樹脂を溶解させた混合物では、熱処理をすることによって、溶剤の一部を除去することができる。

【 0 0 6 4 】

その後、図 5 (b) に示すように、混合物 5 0 1 の所望の位置に貫通孔 5 0 2 を形成することによって、貫通孔 5 0 2 が形成された板状体を形成する。貫通孔 5 0 2 は、たとえば、レーザ加工、ドリルによる加工又は金型による加工で形成することができる。レーザ加工は、微細なピッチで貫通孔 5 0 2 を形成することができ、削り屑が発生しないため好ましい。レーザ加工では、炭酸ガスレーザやエキシマレーザを用いると加工が容易である。なお、貫通孔 5 0 2 は、ペースト状混練物を成型して板状の混合物 5 0 1 を形成する際に

、同時に形成してもよい。

その後、図 5 (c) に示すように、貫通孔 502 に導電性樹脂組成物 503 を充填することによって、貫通孔 502 に導電性樹脂組成物 503 が充填された板状体を形成する。

【0065】

図 5 (a) ~ (c) の工程と平行して、半導体 504 上に突起電極 505 を形成する。

【0066】

図 5 (a) ~ (c) の工程と平行して、銅箔 506 a 及び 506 b を形成する。

その後、図 5 (f) に示すように、銅箔 506 a、図 5 (c) の板状体、突起電極 505 を形成した半導体 504 及び銅箔 506 b を重ねる。

【0067】

その後、図 5 (g) に示すように、位置合わせして重ねたものを加圧することによって半導体 504 を埋設させると同時に突起電極 505 によって半導体 504 を銅箔 506 a に電氣的に接続する。このようにして板状体を形成した後、これを加熱することによって、混合物 501 及び導電性樹脂組成物 503 中の熱硬化性樹脂を硬化させ、半導体 504 が埋設された板状体を形成する。加熱は、混合物 501 及び導電性樹脂組成物 503 中の熱硬化性樹脂が硬化する温度以上の温度（たとえば 150℃ ~ 260℃）で行い、混合物 501 は電気絶縁層 507 となり、導電性樹脂組成物はインナービア 508 となる。この工程によって、銅箔 506 a 及び 506 b と半導体 504 と絶縁層 507 とが機械的に強固に接着する。

【0068】

また、インナービア 508 によって、銅箔 506 a 及び 506 b が電氣的に接続される。なお、加熱によって混合物 501 及び導電性樹脂組成物 503 中の熱硬化性樹脂を硬化させる際に、加熱しながら $10 \text{ kg/cm}^2 \sim 200 \text{ kg/cm}^2$ の圧力で加圧することによって、シート状モジュールの機械的強度を向上させることができる（以下の実施形態において同様である）。

【0069】

その後、図 5 (h) に示すように、銅箔 506 a 及び 506 b を加工することによって配線パターン 509 a 及び 509 b を形成する。

【0070】

このようにして、実施形態 1 で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態 1 で説明したシート状モジュールを容易に製造することができる。

【0071】

なお、実施形態 5 では、貫通孔 501 に充填する導電性物質として導電性樹脂組成物 503 を用いたが、熱硬化性の導電性物質であればよい（以下の実施形態において同様である）。

【0072】

（実施形態 6）

この実施形態 6 では、図 1 に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態 6 で用いられる材料は、実施形態 1 で説明したものである。

【0073】

図 6 (a) ~ (h) は、実施形態 6 におけるシート状モジュールの製造工程を示す断面図である。まず、図 6 (a) に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物 601 を形成する。この工程は図 5 (a) と同様であるため、重複する説明は省略する。

【0074】

その後、図 6 (b) に示すように、混合物 601 の所望の位置に、貫通孔 602 を形成する。この工程は図 5 (b) と同様であるため、重複する説明は省略する。

【0075】

その後、図 6 (c) に示すように、貫通孔 602 に導電性樹脂組成物 603 を充填することによって、貫通孔 602 に導電性樹脂組成物 603 が充填された板状体を形成する。

【 0 0 7 6 】

図 6 (a) ~ (c) の工程と平行して、半導体 6 0 4 上に突起電極 6 0 5 を形成する。
図 6 (a) ~ (c) の工程と平行して、図 6 (e) に示すように、離型フィルム 6 0 7 上に配線パターン 6 0 6 を形成する。離型フィルム 6 0 7 には、たとえば、ポリエチレンテレフタレートやポリフェニレンサルファイトのフィルムを用いることができる。配線パターン 6 0 6 は、たとえば、離型フィルム 6 0 7 に銅箔を接着した後フォトリソ工程及びエッチング工程を行うことによって形成できる。また、配線パターン 6 0 6 には、エッチング法又は打ち抜き法で形成された金属板のリードフレームを用いてもよい。

【 0 0 7 7 】

その後、図 6 (f) に示すように、配線パターン 6 0 6 a 及び 6 0 6 b と導電性物質 6 0 3 とが所望の部分で接続されるように、離型フィルム 6 0 7 a 、図 6 (c) の板状体及び離型フィルム 6 0 7 b を位置合わせして重ねる。

【 0 0 7 8 】

その後、図 6 (g) に示すように、位置合わせして重ねたものを加圧し加熱することによって半導体 6 0 4 を埋設させると同時に突起電極 6 0 5 によって半導体 6 0 4 を配線パターン 6 0 6 a に電気的に接続させ、混合物 6 0 1 及び導電性樹脂組成物 6 0 3 中の熱硬化性樹脂を硬化させ、半導体 6 0 4 ならびに配線パターン 6 0 6 a 及び 6 0 6 b が埋設された板状体を形成する。加熱は、混合物 6 0 1 及び導電性樹脂組成物 6 0 3 中の熱硬化性樹脂が硬化する温度以上の温度（たとえば 1 5 0 ℃ ~ 2 6 0 ℃）で行い、混合物 6 0 1 は電気絶縁層 6 0 8 となり、導電性樹脂組成物 6 0 2 はインナービア 6 0 9 となる。

【 0 0 7 9 】

その後、図 6 (h) に示すように、離型フィルム 6 0 6 a 及び 6 0 6 b を図 6 (g) の板状体から剥離する。

【 0 0 8 0 】

このようにして、実施形態 1 で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態 1 で説明したシート状モジュールを容易に製造することができる。

【 0 0 8 1 】

なお、本方法では、あらかじめ配線パターン 6 0 6 を形成した離型フィルム 6 0 7 を用いるため、配線パターン 6 0 6 が電気絶縁層 6 0 8 に埋め込まれ表面が平坦なシート状モジュールを製造できる（以下の実施形態において離型フィルムを用いる場合は同様である）

【 0 0 8 2 】

（実施の形態 7）

この実施形態 7 では、図 1 に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態 7 で用いられる材料は、実施形態 1 で説明したものである。

【 0 0 8 3 】

図 7 (a) ~ (h) は、実施形態 7 におけるシート状モジュールの製造工程を示す断面図である。まず、図 7 (a) に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物 7 0 1 を形成する。この工程は図 5 (a) と同様であるため、重複する説明は省略する。

【 0 0 8 4 】

その後、図 7 (b) に示すように、混合物 7 0 1 の所望の位置に、貫通孔 7 0 2 を形成する。この工程は図 5 (b) と同様であるため、重複する説明は省略する。

【 0 0 8 5 】

その後、図 7 (c) に示すように、貫通孔 7 0 2 に導電性樹脂組成物 7 0 3 を充填することによって、貫通孔 7 0 2 に導電性樹脂組成物 7 0 2 が充填された板状体を形成する。

【 0 0 8 6 】

図 7 (a) ~ (c) の工程と平行して、図 7 (d) に示すように、離型フィルム 7 0 7 a 上に配線パターン 7 0 6 a を形成する。この工程は図 6 (e) と同様であるため、重複する説明は省略する。

【 0 0 8 7 】

さらに、図 7 (a) ~ (c) の工程と平行して、図 7 (e) に示すように、離型フィルム 7 0 7 b 上に突起電極 7 0 5 を形成した半導体 7 0 4 と配線パターン 7 0 6 b を固定する。なお、本工程では図 7 (d) と同様の工程で作製した配線パターン 7 0 6 b を有する離型フィルム 7 0 6 b 上に突起電極 7 0 5 を形成した半導体 7 0 4 を固定する工程にすることで容易に作製できる。

【 0 0 8 8 】

その後、図 7 (f) に示すように、配線パターン 7 0 6 a 及び 7 0 6 b と導電性物質 7 0 3 とが所望の部分で接続されるように、図 7 (e) の半導体が固定された離型フィルム 7 0 7 b、図 7 (c) の板状体及び図 7 (d) の離型フィルム 7 0 7 b を位置合わせして重ねる。 10

【 0 0 8 9 】

その後、図 7 (g) に示すように、位置合わせして重ねたものを加圧し加熱することによって半導体 7 0 4 を埋設させると同時に突起電極 7 0 5 によって半導体 7 0 4 を配線パターン 7 0 6 a に電氣的に接続させ、混合物 7 0 1 及び導電性樹脂組成物 7 0 3 の熱硬化性樹脂を硬化させ、半導体 7 0 4 ならびに配線パターン 7 0 6 a 及び 7 0 6 b が埋設された板状体を形成する。加熱は、混合物 7 0 1 及び導電性樹脂組成物 7 0 3 中の熱硬化性樹脂が硬化する温度以上の温度（たとえば 150℃ ~ 260℃）で行い、混合物 7 0 1 は電気絶縁層 7 0 8 となり、導電性樹脂組成物 7 0 2 はインナービア 6 0 9 となる。

【 0 0 9 0 】

その後、図 7 (h) に示すように、離型フィルム 7 0 6 a 及び 7 0 6 b を図 7 (g) の板状体から剥離する。 20

【 0 0 9 1 】

このようにして、実施形態 1 で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態 1 で説明したシート状モジュールを容易に製造することができる。

【 0 0 9 2 】

(実施の形態 8)

この実施形態 8 では、図 2 に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態 8 で用いられる材料は、実施形態 2 で説明したものである。図 8 (a) ~ (j) は、実施形態 8 におけるシート状モジュールの製造工程を示す断面図である。まず、図 8 (a) に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物 8 0 1 を形成する。この工程は図 5 (a) と同様であるため、重複する説明は省略する。 30

【 0 0 9 3 】

その後、図 8 (b) に示すように、混合物 8 0 1 の所望の位置に、貫通孔 8 0 2 を形成する。この工程は図 5 (b) と同様であるため、重複する説明は省略する。その後、図 8 (c) に示すように、貫通孔 8 0 2 に導電性樹脂組成物 8 0 3 を充填することによって、貫通孔 8 0 2 に導電性樹脂組成物 8 0 3 が充填された板状体を形成する。

【 0 0 9 4 】

図 8 (a) ~ (c) の工程と平行して、半導体 8 0 4 上に突起電極 8 0 5 を形成する。また、図 8 (a) ~ (c) の工程と平行して、銅箔 8 0 6 を形成する。 40

【 0 0 9 5 】

その後、図 8 (f) に示すように、銅箔 8 0 6 a、図 8 (c) の板状体及び突起電極 8 0 5 を形成した半導体 8 0 4 を重ねる。

【 0 0 9 6 】

その後、図 8 (g) に示すように、加圧することによって半導体 8 0 4 を埋設させると同時に突起電極 8 0 5 によって半導体 8 0 4 を銅箔 8 0 6 a に電氣的に接続させる。

【 0 0 9 7 】

その後、図 8 (h) に示すように、図 8 (g) の板状体にさらに図 8 (c) の板状体及び銅箔 8 0 6 b を位置合わせして重ねる。 50

【 0 0 9 8 】

その後、図 8 (i) に示すように、位置合わせして重ねたものを加圧し加熱することによって一体化させる。混合物 8 0 1 及び導電性樹脂組成物 8 0 3 中の熱硬化性樹脂を硬化させ、半導体 8 0 4 が埋設された板状体を形成する。加熱は、混合物 8 0 1 及び導電性樹脂組成物 8 0 3 中の熱硬化性樹脂が硬化する温度以上の温度（たとえば 1 5 0 ℃ ～ 2 6 0 ℃）で行い、混合物 8 0 1 は電気絶縁層 8 0 7 となり、導電性樹脂組成物 8 0 2 はインナービア 8 0 8 となる。

【 0 0 9 9 】

その後、図 8 (j) に示すように、銅箔 8 0 6 a 及び 8 0 6 b を加工することによって配線パターン 8 0 9 a 及び 8 0 9 b を形成する。

10

【 0 1 0 0 】

このようにして、実施形態 2 で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態 1 で説明したシート状モジュールを容易に製造することができる。

【 0 1 0 1 】

（実施の形態 9）

この実施形態 9 では、図 2 に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態 9 で用いられる材料は、実施形態 2 で説明したものである。図 9 (a) ～ (j) は、実施形態 9 におけるシート状モジュールの製造工程を示す断面図である。まず、図 9 (a) に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物 9 0 1 を形成する。この工程は図 5 (a) と同様であるため、重 20
複する説明は省略する。

【 0 1 0 2 】

その後、図 9 (b) に示すように、混合物 9 0 1 の所望の位置に、貫通孔 9 0 2 を形成する。この工程は図 5 (b) と同様であるため、重複する説明は省略する。

【 0 1 0 3 】

その後、図 9 (c) に示すように、貫通孔 9 0 2 に導電性樹脂組成物 9 0 3 を充填することによって、貫通孔 9 0 2 に導電性樹脂組成物 9 0 3 が充填された板状体を形成する。

【 0 1 0 4 】

図 9 (a) ～ (c) の工程と平行して、半導体 9 0 4 上に突起電極 9 0 5 を形成する。

【 0 1 0 5 】

図 9 (a) ～ (c) の工程と平行して、図 9 (e) に示すように、離型フィルム 9 0 7 上に配線パターン 9 0 6 を形成する。この工程は図 6 (e) と同様であるため、重複する説明は省略する。

30

【 0 1 0 6 】

その後、図 9 (f) に示すように、配線パターン 9 0 6 a 及び導電性物質 9 0 3 とが所望の部分で接続されるように図 9 (c) の板状体及び離型フィルム 9 0 6 7 a を位置合わせして重ね、さらに突起電極 9 0 5 を形成した半導体 9 0 4 を位置合わせして重ねる。

【 0 1 0 7 】

その後、図 9 (g) に示すように、加圧することによって半導体 9 0 4 を埋設させると同時に突起電極 9 0 5 によって半導体 9 0 4 を配線パターン 9 0 6 a に電氣的に接続させる 40

【 0 1 0 8 】

その後、図 9 (h) に示すように、図 9 (g) の板状体にさらに図 9 (c) の板状体及び離型フィルム 9 0 7 b を位置合わせして重ねる。

【 0 1 0 9 】

その後、図 9 (i) に示すように、位置合わせして重ねたものを加圧し加熱することによって一体化させる。混合物 9 0 1 及び導電性樹脂組成物 9 0 3 中の熱硬化性樹脂を硬化させ、半導体 9 0 4 ならびに配線パターン 9 0 6 a 及び 9 0 6 b が埋設された板状体を形成する。加熱は、混合物 9 0 1 及び導電性樹脂組成物 9 0 3 中の熱硬化性樹脂が硬化する温度以上の温度（たとえば 1 5 0 ℃ ～ 2 6 0 ℃）で行い、混合物 9 0 1 は電気絶縁層 9 0 8 50

となり、導電性樹脂組成物 902 はインナービア 909 となる。

【0110】

その後、図 9 (j) に示すように、離型フィルム 907a 及び 907b を図 9 (i) の板状体から剥離する。

【0111】

このようにして、実施形態 1 で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態 1 で説明したシート状モジュールを容易に製造することができる。

【0112】

(実施の形態 10)

この実施形態 10 では、図 2 に示したシート状モジュールの製造方法の他の一実施形態を 10 説明する。実施形態 10 で用いられる材料は、実施形態 2 で説明したものである。図 10 (a) ~ (h) は、実施形態 10 におけるシート状モジュールの製造工程を示す断面図である。まず、図 10 (a) に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物 1001 を形成する。この工程は図 5 (a) と同様であるため、重複する説明は省略する。

【0113】

その後、図 10 (b) に示すように、混合物 1001 の所望の位置に、貫通孔 1002 を形成する。この工程は図 5 (b) と同様であるため、重複する説明は省略する。

【0114】

その後、図 10 (c) に示すように、貫通孔 1002 に導電性樹脂組成物 1003 を充填 20 することによって、貫通孔 1002 に導電性樹脂組成物 1003 が充填された板状体を形成する。

【0115】

図 10 (a) ~ (c) の工程と平行して、図 10 (d) に示すように、銅箔 1006 を形成する。さらに、図 10 (a) ~ (c) の工程と平行して、図 10 (e) に示すように、図 10 (d) に示した銅箔 1006 上に、突起電極 1005 を形成した半導体 1004 を接着層 1007 を介して固定する。接着層 1006 としては、熱硬化性樹脂や熱可塑性樹脂組成物を用いることができ、無機フィラーを含んでいてもよい。

【0116】

その後、図 10 (f) に示すように、銅箔 1006a、図 10 (c) の板状体、半導体 1 30 004 を固定した銅箔 1006b を重ねる。

【0117】

その後、図 10 (g) に示すように、位置合わせして重ねたものを加圧することによって半導体 1004 を埋設させると同時に突起電極 1005 によって半導体 1004 を銅箔 1006a に電氣的に接続する。このようにして板状体を形成した後、これを加熱することによって、混合物 1001 及び導電性樹脂組成物 1003 中の熱硬化性樹脂を硬化させ、半導体 1004 が埋設された板状体を形成する。加熱は、混合物 1001 及び導電性樹脂組成物 1003 中の熱硬化性樹脂が硬化する温度以上の温度（たとえば 150℃ ~ 260℃）で行い、混合物 1001 は電気絶縁層 1008 となり、導電性樹脂組成物はインナービア 1009 となる。この工程によって、銅箔 1006a 及び 1006b と半導体 100 40 4 と絶縁層 1008 とが機械的に強固に接着する。

【0118】

その後、図 10 (h) に示すように、銅箔 1006a 及び 1006b を加工することによって配線パターン 10010a 及び 10010b を形成する。

【0119】

このようにして、実施形態 2 で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態 2 で説明したシート状モジュールを容易に製造することができる。

【0120】

(実施の形態 11)

この実施形態 11 では、図 2 に示したシート状モジュールの製造方法の他の一実施形態を 50

説明する。実施形態 11 で用いられる材料は、実施形態 2 で説明したものである。図 11 (a) ~ (h) は、実施形態 11 におけるシート状モジュールの製造工程を示す断面図である。まず、図 11 (a) に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物 1101 を形成する。この工程は図 5 (a) と同様であるため、重複する説明は省略する。

【0121】

その後、図 11 (b) に示すように、混合物 1101 の所望の位置に、貫通孔 1102 を形成する。この工程は図 5 (b) と同様であるため、重複する説明は省略する。

【0122】

その後、図 11 (c) に示すように、貫通孔 1102 に導電性樹脂組成物 1103 を充填 10 することによって、貫通孔 1102 に導電性樹脂組成物 1103 が充填された板状体を形成する。

【0123】

図 11 (a) ~ (c) の工程と平行して、図 11 (d) に示すように、離型フィルム 1107 上に配線パターン 1106 を形成する。この工程は図 6 (e) と同様であるため、重複する説明は省略する。

【0124】

さらに、図 11 (a) ~ (c) の工程と平行して、図 11 (e) に示すように、図 11 (d) に示した配線パターン 1106 を形成した離型フィルム 1107 上に突起電極 1105 を形成した半導体 1104 を接着層 1108 を介して固定する。 20

【0125】

その後、図 11 (f) に示すように、配線パターン 1106 a 及び 1106 b と導電性物質 1103 とが所望の部分で接続されるように、半導体が固定された離型フィルム 1107 a、図 11 (c) の板状体、及び離型フィルム 1107 b を位置合わせして重ねる。

【0126】

その後、図 11 (g) に示すように、位置合わせして重ねたものを加圧し加熱することによって半導体 1104 を埋設させると同時に突起電極 1105 によって半導体 1104 を配線パターン 1106 a に電氣的に接続させ、混合物 1101 及び導電性樹脂組成物 1103 中の熱硬化性樹脂を硬化させ、半導体 1104 及び接着層 1108 ならびに配線パターン 1106 a 及び 1106 b が埋設された板状体を形成する。加熱は、混合物 1100 30 及び導電性樹脂組成物 1103 中の熱硬化性樹脂が硬化する温度以上の温度（たとえば 150℃ ~ 260℃）で行い、混合物 1101 は電気絶縁層 1109 となり、導電性樹脂組成物 1102 はインナービア 1110 となる。

【0127】

その後、図 11 (h) に示すように、離型フィルム 1107 a 及び 1107 b を図 11 (g) の板状体から剥離する。この時、接着層 1108 と離型フィルム 1107 b で剥離して、接着層 1108 は電気絶縁層 1109 に残る。

このようにして、実施形態 2 で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態 2 で説明したシート状モジュールを容易に製造することができる。

【0128】

【実施例】

以下具体的な実施例を詳細に解説する。

【0129】

（実施例 1）

本発明の半導体内蔵モジュールの作製に際し、まず無機フィラーと熱硬化樹脂によるシート状物の作製方法から説明する。本実施例に使用したシート状物の作製方法は、無機フィラーと液状の熱硬化樹脂を攪拌混合機により混合した。使用した攪拌混合機は、所定の容量の容器に無機フィラーと液状の熱硬化樹脂を投入し、容器自体を回転させながら公転させるもので、比較的粘度が高くても十分な分散状態が得られるものである。実施した半導体内蔵モジュール用のシート状物の配合組成は、無機フィラーである平均粒子径 2.3 μ 50

mのシリカ粉末75重量%と、液状熱硬化樹脂であるエポキシ樹脂：日本ペルノックス（株）製（商品名“WE-2025”、酸無水系硬化剤含む）24.8重量%と、添加物としてカーボンブラックを0.2重量%とした。作製方法は、上記組成で秤量・混合されたペースト状の混合物の所定量を取り、離型フィルム上に滴下させた。混合条件は、所定量の無機フィラーと前記液状エポキシ樹脂を容器に投入し、本容器ごと混練機によって混合した。混練機は、容器を公転させながら、自転させる方法により行われるもので10分程度の短時間で混練が行われる。また離型フィルムとして厚み75 μ mの表面にシリコンによる離型処理を施されたポリエチレンテレフタレートフィルムを用いた。滴下させた離型フィルム上の混合物にさらに離型フィルムを重ね、加圧プレスで一定厚みになるようにプレスした。次に離型フィルムで挟持された混合物を離型フィルムごと加熱し、粘着性が無くなる条件下で熱処理した。熱処理条件は、温度が120℃で15分間保持である。これにより前記混合物は、厚み140 μ mの粘着性のないシート状物ができた。前記熱硬化エポキシ樹脂は、硬化開始温度が130℃であるため、前記熱処理条件下では、未硬化状態（Bステージ）であり、以降の工程で加熱により再度溶融させることができた（図5（a））。

【0130】

このようにして作製したシート状物を所定の大きさにカットし、炭酸ガスレーザを用いてピッチが0.2mm～2mmの等間隔の位置に直径0.15mmの貫通孔502を形成した（図5（b））。この貫通孔502に、ビアホール充填用の導電性樹脂組成物ペーストとして、平均粒子径3.4 μ mの銅の球形状の金属粒子85重量%と、樹脂組成としてビスフェノールA型エポキシ樹脂（商品名“エピコート828”油化シェルエポキシ製）3重量%とグルシジルエステル系エポキシ樹脂（商品名“YD-171”東都化成製）9重量%及び硬化剤としてアミンアダクト硬化剤（商品名“MY-24”味の素製）3重量%を三本ロールにて混練したものを、スクリーン印刷法により充填した（図5（c））。次に半導体504の外部電極上に田中貴金属製の25 μ m径金ワイヤーを300℃でボンディングして50 μ m高さの突起電極505を形成した（図5（d））。図5（d）の半導体と、図5（c）のシート状物とを位置合わせして別途準備した銅箔（片面粗化処理した18 μ m銅箔）で挟んだ（図5（f））。この時、銅箔の粗化面はシート状物側になるように、半導体の突起電極はシート状物側になるように配置した。次に熱プレスを用いてプレス温度120℃、圧力10kg/cm²で5分間加熱加圧した。これにより、前記シート状物501中の熱硬化樹脂が加熱により溶融軟化するため、半導体504がシート状物中に埋没し、突起電極505が銅箔506aに電気的機械的に接続された。さらに加熱温度を上昇させ175℃で60分間保持した。これによりシート状物501中のエポキシ樹脂及び、導電性樹脂組成物中のエポキシ樹脂が硬化し、シート状物と半導体及び銅箔が機械的に強固な接着が得られた。かつ導電性樹脂組成物503が前記銅箔と電気的（インナービア接続）機械的に接着したインナービア508を有する電気絶縁層507が得られた（図5（g））。この半導体を埋設した電気絶縁層507の表面の銅箔をエッチング技術によりエッチングして、インナービアホール上に直径0.2mmの電極パターン及び配線パターン509a及び509bが形成された（図5（h））。

【0131】

この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が260℃で10秒のベルト式リフロー試験機を用いて10回通すことで行った。また温度サイクル試験は、高温側が125℃、低温側が-60℃の温度で各30分間保持し、200サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることがわかる。また導電性樹脂組成物によるインナービア、半導体の接続ともにほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシビリティが確認できた。

【0132】

(実施例 2)

実施例 1 と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例 1 と同一条件で作製した貫通孔に導電性樹脂組成物 603 を充填したシート状物 601 (厚み 140 μm) を準備した (図 6 (c)) 。次に実施例 1 と同様に突起電極 605 を形成した半導体 604 を準備した (図 6 (d)) 。次に銅箔 (70 μm 厚み) を離型フィルムとし、さらに 9 μm 厚みの銅を電解銅メッキ法で離型フィルム上に形成した。この離型フィルムを用いて、配線パターンを形成した。銅 9 μm 形成した離型フィルムをフォトリソ法により、化学エッチングし配線パターン 606 を形成した (図 6 (e)) 。図 6 (d) の半導体と前記導電性樹脂組成物 603 を充填したシート状物 601 と、図 6 (e) の転写フィルムとを位置合わせして挟んだ (図 6 (f)) 。この時、配線パターンはシート状物側になるように、また、半導体の突起電極はシート状物側に配置した。これを熱プレスを用いてプレス温度 120 $^{\circ}\text{C}$ 、圧力 10 kg/cm^2 で 5 分間加熱加圧した。これにより、前記シート状物 601 中の熱硬化樹脂が加熱により熔融軟化するため、半導体 604 がシート状物中に埋没し、突起電極 605 が配線パターン 606 a に電氣的機械的に接続された。さらに加熱温度を上昇させ 175 $^{\circ}\text{C}$ で 60 分間保持した。これによりシート状物 601 中のエポキシ樹脂、及び導電性樹脂組成物 603 中のエポキシ樹脂が硬化し、シート状物と半導体及び配線パターンが機械的に強固な接着が得られた。また、導電性樹脂組成物 603 が前記配線パターン 606 a 及び 606 b と電氣的、機械的に接着したインナービア 609 を有する電気絶縁層 608 が得られた (図 6 (g)) 。次にこの半導体を埋設した電気絶縁層 608 の表面の離型フィルムを剥離した (図 6 (h)) 。離型フィルムは光沢面を有し、かつ電解メッキにて配線層を形成してあるため、離型フィルムである銅箔だけが剥離させることができた。

【 0 1 3 3 】

この方法では、あらかじめ配線パターンを形成した離型フィルムを用いるため、硬化後のモジュールは配線パターンもモジュール内に埋め込まれた平坦なモジュールとなった。このことは、モジュール表面にファインに多層配線が形成できることになる。また同様に配線パターンが埋設されることにより、表面の配線パターンの厚み分だけシート状物が圧縮される。以下の実施例において離型フィルムを用いる場合は同様である。この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が 260 $^{\circ}\text{C}$ で 10 秒のベルト式リフロー試験機を用いて 10 回通すことで行った。また温度サイクル試験は、高温側が 125 $^{\circ}\text{C}$ 、低温側が -60 $^{\circ}\text{C}$ の温度で各 30 分間保持し、200 サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることがわかる。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。

【 0 1 3 4 】

(実施例 3)

実施例 1 と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例 1 と同一条件で作製した貫通孔に導電性樹脂組成物 703 を充填したシート状物 701 (厚み 140 μm) を準備した (図 7 (c)) 。次に実施例 2 と同様に離型フィルム 707 上に配線パターン 706 を形成した (図 7 (d)) 。次に実施例 1 と同様に突起電極 705 を形成した半導体 704 を準備し、図 7 (d) の離型フィルム上にシリコン系の接着剤を用いて半導体 704 の背面を接着させた (図 7 (e)) 。シリコン系の接着剤は被固定物の離型フィルム面内方向への位置ずれには強いが、逆に離型フィルム面の法線方向への力には弱く被固定物の離型フィルムから剥離は容易であった。別途準備した配線パターンだけを有する転写キャリア 707 a と、前記導電性樹脂組成物 703 を充填したシート状物 701 と、図 7 (e) の半導体を固定した離型フィルム 707 b とを位置合わせして重ねた (図 7 (f)) 。次に実施例 2 と同様に加熱加圧して半導体 704 がシート状物中に埋没しパターン 706 a に電氣的機械的に接続させ、さらに加熱温度を上昇させ、イ

ンナービア709を有する電気絶縁層708が得られた(図7(g))。次に実施例2と同様にこの半導体を埋設した電気絶縁層708の表面の離型フィルムを剥離した(図7(h))。この時半導体704を固定していた接着剤は離型フィルムと同時に剥離した。

【0135】

この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が260℃で10秒のベルト式リフロー試験機を用いて10回通すことで行った。また温度サイクル試験は、高温側が125℃、低温側が-60℃の温度で各30分間保持し、200サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることがわかる。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。

【0136】

(実施例4)

実施例1と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例1と同一条件で作製した貫通孔に導電性樹脂組成物803を充填したシート状物801(厚み70μm)を準備した(図8(c))。次に実施例1と同様に突起電極805を形成した半導体804を準備した(図8(d))。次に別途準備した銅箔(片面粗化処理した18μm銅箔)、図8(c)のシート状物、図8(d)の半導体を重ねた(図8(f))。この時、銅箔の粗化面はシート状物側になるように、また、半導体の突起電極はシート状物側になるように配置した。次に温度120℃に加熱しながら、半導体を背面から圧力10kg/cm²で加圧し、この状態で5分間保持した。これにより、前記シート状物801中の熱硬化樹脂が加熱により溶融軟化するため、半導体804がシート状物中に埋没し、突起電極805が銅箔806aに電氣的機械的に接続された(図8(g))。さらに図8(g)のシート状物に図8(c)のシート状物801(厚み70μm)と、銅箔(片面粗化処理した18μm銅箔)とを位置合わせして重ねた(図8(h))。この時、銅箔の粗化面はシート状物側になるようにした。次に175℃で加熱しながら圧力10kg/cm²で加圧して60分間保持した。これによりシート状物801中のエポキシ樹脂及び、導電性樹脂組成物中のエポキシ樹脂が硬化し、シート状物と半導体及び銅箔が機械的に強固な接着が得られた。また、導電性樹脂組成物803が前記銅箔と電氣的(インナービア接続)機械的に接着したインナービア808を有する電気絶縁層807が得られた(図8(i))。この半導体を埋設した電気絶縁層807の表面の銅箔をエッチング技術によりエッチングして、インナービアホール上に直径0.2mmの電極パターン及び配線パターン809a及び809bが形成された(図8(j))。

【0137】

この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が260℃で10秒のベルト式リフロー試験機を用いて10回通すことで行った。また温度サイクル試験は、高温側が125℃、低温側が-60℃の温度で各30分間保持し、200サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア、半導体の接続ともにほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。

【0138】

(実施例5)

実施例1と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例1と同一条件で作製した貫通孔に導電性樹脂組成物903を充填したシート状物901(厚み70μm)を準備した(図9(c))。次に実施例1と同様に突起電極905を

形成した半導体 904 を準備した (図 9 (d))。次に実施例 2 と同様に離型フィルム 907 上に配線パターン 906 を形成した (図 9 (e))。次に図 9 (e) の離型フィルム、図 9 (c) のシート状物、図 9 (d) の半導体を重ねた (図 9 (f))。このとき、配線パターン 906 a はシート状物側になるように、また、半導体の突起電極はシート状物側になるように配置した。次に温度 120℃ に加熱しながら、半導体を背面から圧力 10 kg/cm² で加圧し、5 分間保持した。これにより、前記シート状物 501 中の熱硬化樹脂が加熱により溶融軟化するため、半導体 904 がシート状物中に埋没し、突起電極 905 が配線パターン 906 a に電氣的機械的に接続された (図 9 (g))。さらに図 9 (g) のシート状物に図 9 (c) のシート状物 901 (厚み 70 μm) と、図 9 (e) の離型フィルムとを位置合わせして重ねた (図 9 (h))。このとき、銅箔の粗化面はシート状物側になるようにした。次に 175℃ で加熱しながら、圧力 10 kg/cm² で加圧して 60 分間保持した。これによりシート状物 901 中のエポキシ樹脂及び、導電性樹脂組成物中のエポキシ樹脂が硬化し、シート状物と半導体及び銅箔が機械的に強固な接着が得られた。また、導電性樹脂組成物 903 が前記銅箔と電氣的 (インナービア接続) 機械的に接着したインナービア 908 を有する電気絶縁層 907 が得られた (図 9 (i))。次に実施例 2 と同様に、この半導体を埋設した電気絶縁層 908 の表面の離型フィルムを剥離した (図 9 (j))。 10

【0139】

この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が 260℃ で 10 秒のベルト式リフロー試験機を用いて 10 回通すことで行った。また温度サイクル試験は、高温側が 125℃、低温側が -60℃ の温度で各 30 分間保持し、200 サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。 20

【0140】

(実施例 6)

実施例 1 と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例 1 と同一条件で作製した貫通孔に導電性樹脂組成物 1003 を充填したシート状物 1001 (厚み 140 μm) を準備した (図 10 (c))。次に実施例 1 と同様に突起電極 1005 を形成した半導体 1004 を準備し、次に銅箔 (片面粗化処理した 18 μm 銅箔) 上に接着材 1007 を用いて半導体 1004 の背面を固定した (図 10 (e))。その後、別途準備した銅箔 1006 a (片面粗化処理した 18 μm 銅箔)、図 10 (c) のシート状物、図 10 (e) の半導体と接着した銅箔 1006 b を位置合わせして重ねた (図 10 (f))。この時、銅箔の粗化面はシート状物側になるように配置した。これを熱プレスを用いてプレス温度 120℃、圧力 10 kg/cm² で 5 分間加熱加圧した。これにより、前記シート状物 1001 中の熱硬化樹脂が加熱により溶融軟化するため、半導体 1004 及び接着剤 1007 がシート状物中に埋没し、突起電極 1005 が銅箔 1006 a に電氣的機械的に接続された。さらに加熱温度を上昇させ 175℃ で 60 分間保持した。これによりシート状物 1001 中のエポキシ樹脂及び、導電性樹脂組成物 1003 中のエポキシ樹脂が硬化し、シート状物と半導体及び配線パターンが機械的に強固な接着ができた。また、導電性樹脂組成物 1003 が銅箔 1006 a 及び 1006 b と電氣的、機械的に接着したインナービア 1009 を有する電気絶縁層 1008 が得られた (図 10 (g))。この半導体を埋設した電気絶縁層 1008 の表面の銅箔をエッチング技術によりエッチングして、インナービアホール上に直径 0.2 mm の電極パターン及び配線パターン 1010 a 及び 1010 b が形成された (図 10 (h))。 30 40

【0141】

この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験 50

験、温度サイクル試験を行った。半田リフロー試験は、最高温度が260℃で10秒のベルト式リフロー試験機を用いて10回通すことで行った。また温度サイクル試験は、高温側が125℃、低温側が-60℃の温度で各30分間保持し、200サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア、半導体の接続ともにほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。

【0142】

(実施例7)

実施例1と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例1と同一条件で作製した貫通孔に導電性樹脂組成物1103を充填したシート状物1101(厚み140 μ m)を準備した(図11(c))。次に実施例2と同様に離型フィルム1107上に配線パターン1106を形成した(図11(d))。次に実施例1と同様に突起電極1005を形成した半導体1004を準備し、図11(d)の離型フィルム上に接着剤1108を用いて半導体1104の背面を接着させた(図11(e))。

【0143】

別途準備した配線パターンだけを有する転写キャリア1107aと、前記導電性樹脂組成物1103を充填したシート状物1101と、図11(e)の半導体と接着した離型フィルム1107bとを位置合わせして重ねた(図11(f))。

これを熱プレスを用いてプレス温度120℃、圧力10kg/cm²で5分間加熱加圧した。これにより、前記シート状物1101中の熱硬化樹脂が加熱により溶融軟化するため、半導体1104及び接着剤1108がシート状物中に埋没し、突起電極1105が銅箔1106aに電氣的・機械的に接続された。さらに加熱温度を上昇させ175℃で60分間保持した。これによりシート状物1101中のエポキシ樹脂、及び、導電性樹脂組成物1103中のエポキシ樹脂が硬化し、シート状物と半導体及び配線パターンが機械的に強固な接着が得られた。また、導電性樹脂組成物1103が前記配線パターン1106a及び1106bと電氣的・機械的に接着したインナービア1110を有する電気絶縁層1109が得られた(図11(g))。次にこの半導体を埋設した電気絶縁層1109の表面の離型フィルムを剥離した(図11(h))。離型フィルムは光沢面を有し、かつ電解メッキにて配線層を形成してあるため、離型フィルムである銅箔だけが剥離させることができた。この方法では、あらかじめ配線パターンを形成した離型フィルムを用いるため、硬化後のモジュールは配線パターンもモジュール内に埋め込まれた平坦なモジュールとなる。このことは、モジュール表面にファインに多層配線が形成できることになる。また同様に配線パターンが埋設されることにより、表面の配線パターンの厚み分だけシート状物が圧縮される。以下の実施例において離型フィルムを用いる場合は同様である。

【0144】

この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が260℃で10秒のベルト式リフロー試験機を用いて10回通すことで行った。また温度サイクル試験は、高温側が125℃、低温側が-60℃の温度で各30分間保持し、200サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。

【0145】

【発明の効果】

以上説明したとおり、本発明によれば、半導体のアンダーフィルと絶縁層を同一材料とすることで高密度なモジュールの実現が可能であり、かつフレキシブル性を有する半導体内

蔵モジュール及びその製造方法とすることができる。

【 0 1 4 6 】

【図面の簡単な説明】

【図 1】 本発明のシート状モジュールの一実施の形態を示す断面図である。

【図 2】 本発明のシート状モジュールの一実施の形態を示す断面図である。

【図 3】 本発明のシート状モジュールの一実施の形態を示す断面図である。

【図 4】 本発明のシート状モジュールの一実施の形態を示す断面図である。

【図 5】 本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。

【図 6】 本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。

【図 7】 本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。 10

【図 8】 本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。

【図 9】 本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。


【図 10】 本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。

【図 11】 本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。


【符号の説明】

1 0 1, 2 0 1, 3 0 1, 4 0 1, 5 0 1, 5 0 7, 6 0 8, 7 0 8, 8 0 7, 9 0 8,
1 0 0 8, 1 1 0 9 電気絶縁層
2 0 1, 2 0 2, 2 0 3, 2 0 4 配線層
1 0 3, 2 0 3, 3 0 3, 4 0 3 配線パターン層
1 0 4, 2 0 4, 3 0 4, 5 0 8, 6 0 9, 7 0 9, 8 0 8, 9 0 9, 1 0 0 9, 1 1 1 20
0 インナービア
4 0 4 スルーホール
1 0 5, 2 0 5, 3 0 5, 4 0 5, 5 0 4, 6 0 4, 7 0 4, 8 0 4, 9 0 4, 1 0 0 4
, 1 1 0 4 半導体
1 0 6, 2 0 6, 3 0 6, 4 0 6, 5 0 5, 6 0 5, 7 0 5, 8 0 5, 9 0 5, 1 0 0 5
, 1 1 0 5 突起電極
3 0 7 多層基板
5 0 1, 6 0 1, 7 0 1, 8 0 1, 9 0 1, 1 0 0 1, 1 1 0 1 混合物
5 0 2, 6 0 2, 7 0 2, 8 0 2, 9 0 2, 1 0 0 2, 1 1 0 2 貫通孔
5 0 3, 6 0 3, 7 0 3, 8 0 3, 9 0 3, 1 0 0 3, 1 1 0 3 導電性樹脂組成物 30
5 0 6, 5 0 6 a, 5 0 6 b, 8 0 6, 8 0 6 a, 8 0 6 b, 1 0 0 6 a, 1 0 0 6 b
銅箔
6 0 6, 6 0 6 a, 6 0 6 b, 7 0 6, 7 0 6 a, 7 0 6 b, 9 0 6, 9 0 6 a, 9 0 6
b, 1 1 0 6 a, 1 1 0 6 b 配線パターン
6 0 7, 6 0 7 a, 6 0 7 b, 7 0 7, 7 0 7 a, 7 0 7 b, 9 0 7, 9 0 7 a, 9 0 7
b, 1 1 0 7 a, 1 1 0 7 b 離型フィルム


【 1 】




【圖 2】




【 3 】




【 4 】




【图 6】




【圖 5】




【 7 】




【 図 8 】




【 図 9 】



【 図 10 】



【 図 11 】



フロントページの続き

(51) Int. Cl.

H 0 1 L 23/31

F I

H 0 1 L 23/30

R

テーマコード (参考)

Fターム(参考) 4M109 AA01 BA05 CA26 DB12 DB14 EA02 EA07 EA11 EB12
5F044 KK02 LL11 LL13 MM04
5F061 AA01 BA05 CA26

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☒ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☒ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.